ルネサスは、車載用Socに3nm TCAMを導入しました

車載用SoC、ネットワーキング・インフラストラクチャ、および高速データ処理システムにおいて、三値連想メモリ（TCAM）は、機能安全要件を満たしつつ、高密度、高速な検索性能、および低消費電力を両立させる必要があります。ルネサス エレクトロニクス株式会社は、3nm FinFETプロセスを採用し、ハイブリッド・マクロ・アーキテクチャ、パイプライン検索の最適化、および安全性重視のメモリ設計を通じてこれらの制約を解消する、構成可能なTCAMを開発しました。この技術は、2026年2月15日から19日まで米国サンフランシスコで開催された「ISSCC 2026（国際固体内路会議）」にて発表されました。

この新しいTCAMは、5Gインフラ、クラウドおよびエッジコンピューティング、さらには高度な車載電子機器でますます求められている、256ビット×4,096エントリといった大規模構成をターゲットとしています。

ハードマクロとソフトマクロの統合による柔軟な構成
従来のTCAMのスケーリングは、通常、固定されたハードマクロに依存していました。構成が大規模化するにつれ、バンクやリピータなどの周辺回路が増加し、面積の増大やタイミング収束の複雑化、さらには検索電力の上昇を招いていました。

ルネサスは、きめ細かな「ハードマクロ」と、ツールによる自動生成が可能な「ソフトマクロ」を組み合わせることで、この制限を解決しました。ハードマクロは、検索キー幅8〜64ビット、エントリ数32〜128をサポートします。これらを組み合わせることで、チップ上に単一の構成可能なマクロとして大規模な構成を構築できます。

このアーキテクチャにより、5.27 Mb/mm²というメモリ密度を達成し、最先端のSoCへの大規模TCAMアレイのコンパクトな集積を可能にしました。

パイプライン検索と電力削減メカニズム
各ハードマクロには「全不一致検出回路」が組み込まれており、第1段階で検索結果を評価し、第2段階の検索が必要かどうかを判断します。このTCAMは2段階のパイプライン検索を実行し、一致の可能性がない場合には第2段階を停止させることで、不要なスイッチング動作を削減します。

64〜256ビット×512エントリの構成において、設計による検索エネルギーの削減率は以下の通りです。

256ビット×512エントリの構成では、検索エネルギー0.167 fJ/bitを達成し、1.7 GHzの検索クロックで動作します。その結果、性能指標（Figure-of-Merit：密度×速度÷エネルギー）は53.8に達し、過去の発表数値を上回りました。

車載統合に向けた機能安全の強化
車載用SoCには、ISO 26262などの規格への準拠が求められ、厳格な安全カバレッジ要件が課せられます。TCAMアレイでは、同一アドレスに対応するビットセルが物理的に隣接しているため、ソフトエラーによって2ビットが同時に影響を受ける可能性があります。従来のSECDED（1ビット誤り訂正・2ビット誤り検出）では、このような2ビット故障を訂正できません。

ルネサスは、以下の2つのアーキテクチャ的対策によってこのリスクを軽減しています。

これらの対策により、故障検出性と訂正能力が向上し、車載アプリケーションにおける機能安全カバレッジが強化されます。

ネットワーク分野を超えた応用範囲
TCAMは従来、ネットワーク機器向けの技術とされてきましたが、構成可能なキー幅、スケーラブルなエントリ数、低消費電力、および強化された安全性により、ADASのデータルーティング、車内ネットワーク、センサデータの分類といった車載SoCへの統合が可能になります。

また、このアーキテクチャは、センサとプロセッサ間での高速なデータ交換が必要であり、エネルギー効率とタイミングの確定性が極めて重要となる産業用機器や民生用システムにも適しています。

ルネサスは、3nm FinFETプロセスにおいて、密度の最適化、パイプライン検索の効率化、および安全性を考慮したメモリ設計を統合することで、TCAMの適用範囲を高性能ネットワーキングから車載グレードのSoCプラットフォームへと拡大しました。

www.renesas.com