www.engineering-japan.com
22
'26
Written on Modified on
東芝は、新しい効率的なSiC MOSFETのテストサンプルを出荷します
革新的な1200Vトレンチゲートパワーデバイスは、次世代の人工知能データセンターにおけるエネルギー効率の向上と消費電力の削減を目的としています。
www.global.toshiba

東芝デバイス&ストレージ株式会社は、高電力人工知能コンピューティング環境に最適化された新しいシリコンカーバイドパワートランジスタのエンジニアリングサンプル出荷を開始しました。
高密度な人工知能コンピューティングインフラの配備には、加速度的に増大するエネルギー消費を管理するための先進的な電気アーキテクチャが必要となります。高電力な人工知能サーバーや800Vの高電圧直流給電システムの性能パラメータを満たすために、産業用の電力変換ネットワークは熱発生を抑え、最適なスイッチング特性を持つ半導体デバイスを求めています。TW007D120Eシリコンカーバイドパワートランジスタのサンプル出荷の開始は、企業データセンター、太陽光発電インバータ、無停電電源装置トポロジ、電気自動車用充電インフラ、蓄電システム、および産業用モータドライブにわたる性能指標を標的としています。
導通性能およびスイッチング性能の最適化
エンジニアリングデータは、この1200Vシリコンカーバイド電界効果トランジスタが、特殊なトレンチゲート構造によって電気抵抗を最小限に抑えることを実証しています。この物理的設計は、半導体基板内の微細なトレンチにゲート電極を直接埋め込むことで、単位面積当たりのチャネル密度を向上させています。
その結果、このデバイスは、ゲート・ソース間電圧15V、接合温度25度において、7.0ミリΩのドレイン・ソース間オン抵抗を示します。従来の第3世代プレーナ構造、具体的にはTW015Z120Cモデルと比較して、この設計は単位面積当たりの特定オン抵抗を約58パーセント低減しています。
熱管理とパッケージ特性
この設計は、導通損失とスイッチングダイナミクスの間でトレードオフとなる従来の課題を軽減します。ドレイン・ソース間オン抵抗とゲート・ドレイン間電荷量の積として定義される構造的な性能指数は、初期のプレーナ部品と比較して52パーセントの削減を示しています。この最適化により、ドレイン・ソース間電圧800Vにおいて、総ゲート電荷量は317ナノクーロン、ゲート・ドレイン間電荷量は33ナノクーロンを達成しています。13972ピコファラドの入力容量を含む低い内部容量値は、急速な遷移時のエネルギー散逸を減少させ、これが連続スイッチングアプリケーションにおける発熱の直接的な削減につながります。
重負荷下での熱散逸を管理するため、このコンポーネントは上面冷却に対応したQDPAK表面実装パッケージを使用しています。この構造パッケージングにより、上部ヒートシンクへの直接的な熱結合が可能となり、プリント基板基板内での熱蓄積を防ぎます。電気的構成としては、ケース温度25度において172アンペアの絶対最大連続ドレイン電流に対応し、小型電力変換モジュールの電流密度ニーズに適合しています。
プロジェクトの助成と生産スケジュール
この半導体デバイスの開発は、新エネルギー・産業技術総合開発機構の助成事業である産業イニシアチブのプロジェクトJPNP21029に関連して完了しました。生産スケジュールでは、産業用スケーリングおよび大量生産プロセスが2026年度中に開始される予定となっています。トレンチゲートプラットフォームの今後の反復製品は、電気効率の向上を通じて二酸化炭素排出量を削減するため、自動車用パワートレインシステムや大容量産業機器への展開が計画されています。
追加の背景:技術仕様と競合ベンチマーキング
この1200Vトレンチゲートシリコンカーバイドトランジスタの性能は、従来のプレーナ型電界効果トランジスタのセルピッチの限界を克服する、トレンチ構造への広範な産業的移行を反映しています。1200Vパワー半導体分野において、比較可能なトレンチゲートシリコンカーバイド技術には、インフィニオン・テクノロジーズのCoolSiCシリーズや、ローム株式会社の第3世代および第4世代シリコンカーバイド構成などのメーカーのプラットフォームが含まれます。
技術的な比較によると、初期のプレーナデバイスは単位面積当たりの特定オン抵抗が高かったのに対し、現代のトレンチ構造はシリコンカーバイド基板の有利な結晶面に沿って導通チャネルを整列させることで、同等以下の内部抵抗を達成しています。7.0ミリΩという名目内部抵抗のベンチマークパラメータにより、このデバイスはディスクリート表面実装パワーデバイスのトップパフォーマンス層に位置づけられ、代替の産業用モジュールの低い導通損失に匹敵します。さらに、QDPAKのような上面冷却パッケージは、TOLTパッケージなどの特殊な構成と直接競合し、これらは両方とも回路基板から熱経路を隔離するように設計されているため、標準的な背面冷却D2PAKフォーマットと比較して安全動作領域と電力密度限界を向上させます。
Evgeny Churilovによって編集された、Induportalsメディア-AIによって適応されました。
www.global.toshiba

