車載向け不揮発性メモリーを混載した高信頼性で多用途なアナログIC向けプラットフォームを開発

本技術により、定格電圧、性能、信頼性、コストに応じて最適なプロセスや素子の組み合わせを選択でき、また車載向けのアナログ回路とeNVMを１つのチップに搭載することが可能となりました。

モータードライバーなどのアナログICは、さまざまな自動車部品に搭載されており、電気自動車の普及や先進運転支援システム搭載車の増加などを背景に、継続的な市場拡大が見込まれています。一方、車載半導体はアプリケーションによりプラットフォームへの要望が多岐にわたります。その要望に応えるために高信頼性かつ多用途なアナログIC向けプラットフォームが必要ですが、これまでeNVMを含むMCU(Micro Controller Unit)ICとは別形成だったため、トータルのIC面積が大きくなるという課題がありました。

東芝デバイス＆ストレージとジャパンセミコンダクターは、要求に合わせて選択可能な3種類のLDMOS注1構造やeNVMなど多用途な素子ラインアップを有し、かつ車載用信頼性の世界基準の規格であるAEC-Q100/Grade-0に対応した高信頼性なアナログIC向けプラットフォームを開発しました。

LDMOSの重要特性であるオン抵抗(RonA)とドレイン･ソース間ブレークダウン電圧(BVDSS)はトレードオフの特性を持ち、同じBVDSSではRonAが低いほど性能が優れています。ドレイン・ソース間にStepped-oxideまたはLOCOS注２を配置した2種類のLDMOSは、STI注３構造のLDMOSに比べてRonAが最大44%低減注４することを確認しました。また、LOCOS構造のLDMOSの素子信頼性、不良率、静電気耐性の利点についてもメカニズムを調査しました。

今回混載した株式会社フローディア(以下、Floadia)のeNVM(Floadia LEE Flash G1)は、マスク3枚のみの追加で混載可能で、ベースプラットフォームおよび素子へ影響を及ぼすことなく車載アナログパワー製品の高信頼性要求にも耐えることができます。またeNVM混載にあたり、アナログ回路内のスイッチングLDMOSのノイズからeNVMを守るためのレイアウト工夫を施すことで、eNVM動作不具合発生も防いでいます。

東芝デバイス＆ストレージとジャパンセミコンダクターは本技術の詳細を、5月22日から25日までカナダ・バンクーバーおよびオンラインで開催された半導体国際学会「IEEE International Symposium on Power Semiconductor Devices and ICs (ISPSD) 2022」において発表しました。

東芝デバイス＆ストレージとジャパンセミコンダクターは、今回開発したプラットフォームを適用した車載向け製品のサンプル出荷を2022年12月から予定しています。両社は今後も、車載向けをはじめとする幅広い領域で付加価値の高いアナログICの技術開発を促進していきます。

注１　LDMOS：Lateral Double Diffused MOS(Metal Oxide Semiconductor)の略。横方向拡散MOSのこと。
注２　LOCOS：Local Oxidation of Siliconの略。シリコン窒化膜をマスクとして、Si基板に選択的に酸化膜を形成し、素子間を分離した領域を作る方法。
注３　STI：Shallow Trench Isolationの略。浅い溝に絶縁膜を埋め込み、素子間を分離する領域のこと。
注４　ドレイン・ソース間にStepped-oxideまたはLOCOSを配置したLDMOSとSTI構造のLDMOSを比較して、RonAが最大44%低減することを確認した。当社調べ。

今回比較した3種類のLDMOSの構造
(左からSTI構造、Stepped-oxide構造、LOCOS構造)




www.toshiba.com