次世代データセンター向け高速インターコネクト規格の物理層測定自動化

データセンターの処理能力向上に伴い、CPUやGPUなどのアクセラレータとメモリ間を高速接続するCompute Express Link（CXL）技術の導入が急務となっています。CXL 2.0はPCI Express（PCIe）5.0の物理層をベースとしたNon-Return-to-Zero（NRZ）32 Gbaud伝送を採用しており、さらに上位のCXL 3.xではPCIe 6.0技術に基づくPulse Amplitude Modulation 4-level（PAM4）方式による64 GT/s伝送に対応しています。

PAM4方式への移行は、従来の2値信号から4値信号を扱うため、信号振幅の縮小に伴いノイズやジッタに対するマージンが極めて狭くなります。これにより、物理層に起因する波形劣化と、リンクレイヤなどのプロトコル要因による通信エラーを切り分けることが技術的に困難となっています。また、帯域拡張のために必須となるマルチレーン環境においては、レーン間の歪みやクロストークの再現、さらには異常系やストレス負荷条件下での検証において高精度な測定シーケンスが要求されます。

統合型測定システムによる検証の効率化
アンリツが提供するMP1900Aは、複数の高速インターフェース規格に対応したビットエラーレートテスタ（BERT）です。このシステムは、高品質な波形を生成するパルスパターンジェネレータ（PPG）と、高感度なエラーディテクタ（ED）を搭載しています。さらに、正弦波ジッタ（SJ）、ランダムジッタ（RJ）、スプレッド・スペクトラム・クロック（SSC）、インヘレント有界確実性ジッタ（BUJ）などの高精度ジッタ発生源、およびコモンモード/ディファレンシャルモード・ノイズ発生源（CM-I/DM-I）を単一の筐体に統合しています。

本評価ソリューションは、グラフィカルユーザーインターフェース（GUI）を介して、コンプライアンス試験用の正常系シーケンスだけでなく、実環境で想定されるバーストエラーや擬似的なリンクダウンといった異常系・負荷試験のテストシナリオを直感的に構築できます。また、リンク・トレーニング・ステート・ステータス・マシン（LTSSM）の解析機能と連動し、特定の状態遷移条件（Jump/Loopなど）を指定した状態でのマルチレーン同時評価が可能です。これにより、設計初期段階における不具合の早期検出を可能にし、開発の手戻りを削減します。

追加コンテキスト
本セクションでは、元の製品発表には含まれていない技術仕様および競合ベンチマークについて詳しく説明します。

高速シリアルインターフェース評価市場において、アンリツのMP1900Aと競合する主要な製品としては、Keysight Technologies社のM8040A高性能高精度BERTが挙げられます。

CXL 3.x（PCIe 6.0ベース）の評価においては、PAM4 64 GT/s伝送に対応するエラー検出感度と、リンク・トレーニング（Link Training）機能の追従性がベンチマークの指標となります。Keysight M8040Aは、最大64 GbaudのPAM4信号生成およびアナライザ機能を備え、広範な自動化ソフトウェア・エコシステムに強みを持っています。一方、アンリツのMP1900Aは、PCIe 5.0（NRZ）からPCIe 6.0（PAM4）への移行期において、モジュール交換による柔軟なハードウェア拡張性を備えている点が特徴です。さらに、MP1900AはLTSSM解析機能とジッタ・ノイズ注入源を内蔵しているため、外部ミキサーや追加の信号源を最小限に抑えたワンプラットフォームでの測定系構築において差別化を図っています。

インダポータルズメディア・エフゲニー・チュリロフ編集 - AI翻案

www.anritsu.com